memoria dinamica ad accesso casuale sincrona
(Synchronous DRAM)
|
La caratteristica fondamentale della Synchronous DRAM è di sincronizzare
tutte le operazioni con il segnale di clock proveniente del processore,
tipicamente 66 MHz oppure 100 MHz (una frequenza tre volte superiore
rispetto a quella tollerabile da una EDO RAM convenzionale), e di
raggiungere così una migliore efficienza nello scambio di dati tra memoria
e CPU, con una velocità di trasferimento di 66 o 100 MByte al secondo. Può
arrivare teoricamente fino a 125 MHz con una velocità di trasferimento di
125 MByte al secondo. La sincronizzazione permette di ridurre il tempo
necessario per eseguire i comandi e per inviare i dati. Ne esiste una
versione più veloce, SDRAM-II, disponibile dal 1998.
Questa memoria è stata resa disponibile per la prima volta nel 1997,
funziona a 3,3 volt e le sue caratteristiche sono state standardizzate
dallo JEDEC (Joint Electronic Devices Engineering Council). Ha la
peculiarità di intervallare (interleave) due o più matrici di memoria al
proprio interno così che mentre si compie un accesso in lettura o
scrittura su una delle matrici, unÆaltra matrice viene contemporaneamente
preparata per lÆaccesso successivo. La sincronizzazione diretta rende più
semplice lÆimplementazione delle interfacce di controllo e riduce il tempo
di accesso alle colonne (non alle righe). La SDRAM integra sul chip un
contatore che può essere usato per incrementare automaticamente gli indi
rizzi di colonna per accessi a raffica, in modo analogo a quel che succede
nella memoria BEDO. Questo significa che la SDRAM permette dÆiniziare
nuovi accessi alla prima che lÆaccesso precedente sia stato completato. La
DRAM di tipo sincrono può eseguire letture burst con cadenza di 5-1-1-1 su
un bus a 66 MHz, a condizione che il PC sia ben progettato e ben
configurato. La lunghezza e la latenza di un ciclo di lettura burst della
SDRAM sono completamente programmabili attraverso un registro integrato
nel chip. Laddove esteriormente EDO e FPM sono fatte nello stesso modo, la
DRAM sincrona si differenzia per il fatto che incorpora piedini aggiuntivi
che servono appunto alla sincronizzazione. Al proprio interno, inoltre,
ogni singolo banco è suddiviso in banchi multipli così da creare un
meccanismo dÆinterleave (sovrapposizione degli accessi) analogo a quello
ottenibile con banchi multipli di DRAM convenzionale. Questo serve ad
accelerare gli accessi quando si riferiscono a diverse righe di memoria.
Si raggiunge al massimo una velocità di 100 MByte al secondo nel
trasferimento di dati non contigui.
La gestione di una SDRAM è piuttosto sofisticata visto che lÆaccesso viene
regolato da una serie di comandi che non esistono nella DRAM convenzionale
e che permettono di avere molta più flessibilità, ma comportano una
complessità di progettazione superiore. Tra i comandi aggiuntivi troviamo
lo spegnimento della memoria, il congelamento del clock e il prolungamento
del tempo di lettura.
|
|